在半導(dǎo)體行業(yè)內(nèi),中國(guó)臺(tái)灣地區(qū)可以算得上是舉足輕重。無(wú)論是第一大芯片代工廠(chǎng)臺(tái)積電,還是全球排名第四的聯(lián)發(fā)科,又或者是長(zhǎng)期坐穩(wěn)世界封測(cè)第一的大廠(chǎng)日月光,中國(guó)臺(tái)灣的半導(dǎo)體實(shí)力一直都非常強(qiáng)勢(shì)。

臺(tái)灣半導(dǎo)體發(fā)展能有如今的成績(jī),離不開(kāi)一個(gè)機(jī)構(gòu)——臺(tái)灣工業(yè)技術(shù)研究院。這所1973年成立的研究院,極大的推動(dòng)了臺(tái)灣工業(yè)發(fā)展。

到了目前,臺(tái)灣研究院仍然對(duì)于中國(guó)臺(tái)灣的發(fā)展具有極大的影響力,本文整理了臺(tái)灣工研院的最新半導(dǎo)體技術(shù),也能一窺半導(dǎo)體行業(yè)的發(fā)展。

磁阻式隨機(jī)存取記憶體

隨著晶圓代工廠(chǎng)切入先進(jìn)、高效能微處理器,搭配的記憶體技術(shù)也要突破現(xiàn)有的記憶體能。磁阻隨機(jī)存取存儲(chǔ)器 (MRAM) 是一種非易失性存儲(chǔ)器技術(shù),它依賴(lài)于兩個(gè)鐵磁層的(相對(duì))磁化狀態(tài)來(lái)存儲(chǔ)二進(jìn)制信息。目前來(lái)說(shuō),磁性記憶體(MRAM)是最高效能的新一代記憶體技術(shù),工研院已完成第二代STT MRAM以及最先進(jìn)的第三代SOT MRAM技術(shù)。

STT MRAM是通過(guò)自旋電流實(shí)現(xiàn)信息寫(xiě)入的一種新型MARM,屬于MRAM的二代產(chǎn)品,解決了MRAM寫(xiě)入信息存在的問(wèn)題。其核心仍然是一個(gè)MTJ(磁性隧道結(jié)),由兩層不同厚度的鐵磁層及一層幾個(gè)納米厚的非磁性隔離層組成,它是通過(guò)自旋電流實(shí)現(xiàn)信息寫(xiě)入的。目前,STT MRAM已經(jīng)從幾家代工廠(chǎng)(GlobalFoundries、英特爾、三星、臺(tái)積電和聯(lián)電)中脫穎而出,成為一種非常有吸引力的IP選擇。

比起STT MRAM來(lái)說(shuō),第三代SOT MRAM(自旋軌道轉(zhuǎn)矩MRAM)速度更快、密度更高、效率也更高。

工研院解釋,相較臺(tái)積電、三星等量產(chǎn)的第二代MRAM技術(shù),SOT-MRAM為寫(xiě)入電流不流經(jīng)元件磁性穿隧層結(jié)構(gòu)的方式運(yùn)作,避免現(xiàn)有MARM操作時(shí),讀、寫(xiě)電流均直接通過(guò)元器件對(duì)元件造成損害的情況。同時(shí)也具備更穩(wěn)定、更快速存取數(shù)據(jù)的優(yōu)勢(shì)。

工研院透露該技術(shù)已成功導(dǎo)入自有的試量產(chǎn)晶圓廠(chǎng),在與廠(chǎng)商的合作方面,工研院不便透露與臺(tái)積電等廠(chǎng)商的合作,但已有超過(guò)十家半導(dǎo)體廠(chǎng)商進(jìn)行技術(shù)授權(quán)或合作,并且可以確定臺(tái)積電在發(fā)展新興記憶體中工研院會(huì)有所貢獻(xiàn)。

鐵電隨機(jī)存取記憶體(FRAM)

隨機(jī)存取記憶體技術(shù)中,鐵電記憶體的寫(xiě)入能量是最有優(yōu)勢(shì)(<2 mJoule), 不同于電阻式/相變化式/磁性元件都是讀取電阻類(lèi)元件,鐵電元件是電容式元件,先天上擁有低漏電流的特性。

FRAM第一個(gè)優(yōu)點(diǎn)是可以跟隨總線(xiàn)速度(busspeed)寫(xiě)入。其與EEPROM的最大不同便是FRAM在寫(xiě)入后無(wú)須任何等待時(shí)間。而EEPROM則要等待幾毫秒(ms)才能寫(xiě)進(jìn)下一筆資料。

其次,FRAM是幾乎可以無(wú)限次寫(xiě)入并且具有超低功耗。EEPROM的慢速和高電流寫(xiě)入使得它需要有高出FRAM存貯器2,500倍的能量去寫(xiě)入每個(gè)字節(jié)。

目前工研院對(duì)于FRAM的研究有三個(gè)方面:

1.鐵電元件(FE-MIM)跟主流CMOS技術(shù)的結(jié)合即為鐵電隨機(jī)存取記憶體FRAM。

2.低電壓平面鐵電記憶體技術(shù)(2D-FRAM)。

3.高密度三維記憶體技術(shù)(3D-FRAM)。

工研院使用獨(dú)特量子穿隧效應(yīng)達(dá)到非揮發(fā)性?xún)?chǔ)存的效果,通過(guò)氧化鉻鋯鐵電穿隧接面,可使用比現(xiàn)有存儲(chǔ)器低上1000倍的極低電流運(yùn)作,并達(dá)到50納秒的快速存取效率與大于1000萬(wàn)次操作的耐久性,此元件將來(lái)可用于實(shí)現(xiàn)如人腦中的復(fù)雜神經(jīng)網(wǎng)絡(luò),進(jìn)行正確且有效的AI運(yùn)算。

由于對(duì)于電腦運(yùn)算速度的要求越來(lái)越高,記憶體內(nèi)運(yùn)算的市場(chǎng)也隨之?dāng)U大,在資料密集型應(yīng)用中,如機(jī)器學(xué)習(xí)、人工智能等。為了克服傳統(tǒng)的馮·紐曼架構(gòu)的限制,記憶體內(nèi)運(yùn)算是目前追求的一種架構(gòu)。

目前來(lái)說(shuō),工研院高效能的CIM macro IP為國(guó)際領(lǐng)先,擁有30TOPs/w@4bit以及15TOPs/w@8bit。

基于低功耗高能效CIM核心,可以實(shí)現(xiàn)低功耗Always-ON AI語(yǔ)音應(yīng)用,并大幅延長(zhǎng)待機(jī)使用。目前工研院已與部分廠(chǎng)商開(kāi)始合作一些影像辨識(shí)及語(yǔ)音辨識(shí)的系統(tǒng)開(kāi)發(fā)。工研院在記憶體的產(chǎn)業(yè)效益已達(dá)臺(tái)幣14億以上,其中RRAM技轉(zhuǎn)國(guó)際半導(dǎo)體均已量產(chǎn),2020年產(chǎn)業(yè)效益預(yù)估可達(dá)8000萬(wàn),包含國(guó)內(nèi)外半導(dǎo)體大廠(chǎng)技術(shù)合作、專(zhuān)利技轉(zhuǎn)等。

晶圓級(jí)記憶體堆疊應(yīng)用服務(wù)

工研院研發(fā)「硅穿孔中介層整合技術(shù)」,用于動(dòng)態(tài)隨機(jī)存取記憶體(Dynamic Random Access Memory;DRAM)兩層堆疊架構(gòu),建立Oxide-to-Oxide晶圓級(jí)接合技術(shù),以DRAM real wafer 驗(yàn)證,堆疊制程前后良率幾近相同。

并且通過(guò)Open short、Leakage、Function test,完成Top wafer 厚度減薄至20?m 之整合測(cè)試,成功驗(yàn)證其制程可行性。

異質(zhì)整合電路導(dǎo)通孔技術(shù)

3D IC 技術(shù)利用導(dǎo)通孔技術(shù),在玻璃或是硅晶圓上透過(guò)垂直路徑導(dǎo)通上下芯片,藉由此技術(shù)能夠進(jìn)行異質(zhì)芯片之整合封裝,增加芯片堆疊密度、縮小封裝體積、加大頻寬、降低功耗與增進(jìn)產(chǎn)品效能。

異質(zhì)整合廣義而言,就是將兩種不同的芯片,例如記憶體+邏輯芯片、光電+電子元件等,透過(guò)封裝、3D堆疊等技術(shù)整合在一起。換句話(huà)說(shuō),將兩種不同制程、不同性質(zhì)等芯片整合在一起,都可稱(chēng)為是異構(gòu)整合。

工研院已將不同方案整合在不同芯片上,如應(yīng)用晶背via last 硅導(dǎo)通孔制程整合技術(shù)(導(dǎo)通孔大小5μm,深度50μm)于SRAM與邏輯芯片的堆疊架構(gòu)上,提升60% 以上的系統(tǒng)效能,減少70% 以上的功率消耗,而via middle 硅導(dǎo)通孔技術(shù)則成功與記憶體廠(chǎng)商完成四層8 Gb 的DDR 3 記憶體堆疊芯片。在影像感測(cè)器應(yīng)用方面,整合了BSI CIS+ADC+ISP 三層芯片堆疊,大幅縮小封裝尺寸及提升效能。

下世代半導(dǎo)體檢測(cè)技術(shù)

目前先進(jìn)半導(dǎo)體制程已達(dá)7納米以下,制程薄膜厚度及關(guān)鍵尺寸越來(lái)越小,現(xiàn)有檢測(cè)技術(shù)面臨偵測(cè)極限。

工研院開(kāi)發(fā)X光計(jì)量技術(shù),藉由X光次納米級(jí)解析能力,發(fā)展長(zhǎng)波長(zhǎng)X 光反射技術(shù),量測(cè)微區(qū)(～50 μm x 50 μm)超薄次納米膜厚度,最小膜厚可至1 nm;同時(shí)發(fā)展穿透式小角度X 光散射技術(shù)及訊號(hào)增強(qiáng)模組,用以線(xiàn)上量測(cè)7納米、5納米、3納米制程的關(guān)鍵尺寸。

制程中的關(guān)鍵缺陷粒子尺寸已至20 nm 以下,且數(shù)量濃度低于103 顆/mL,然而目前溶液中納米微粒量測(cè)技術(shù)存在能力斷層。工研院研發(fā)樣品導(dǎo)入系統(tǒng)及訊號(hào)增強(qiáng)模組,搭配溶液中微量金屬粒子量測(cè)分析技術(shù)-單粒子電感耦合電漿體質(zhì)譜法(spICP-MS),成功突破量測(cè)技術(shù)斷層,并將國(guó)際之spICP-MS 尺寸偵測(cè)極限下推至4nm,數(shù)量濃度偵測(cè)極限下推至40 顆/mL,可滿(mǎn)足下世代半導(dǎo)體檢測(cè)需求。

AI芯片開(kāi)源平臺(tái)

工研院發(fā)展「AI 芯片開(kāi)源平臺(tái)」解決方案,與IC 設(shè)計(jì)及半導(dǎo)體從業(yè)者結(jié)盟投入新興chiplet 芯片技術(shù)和AI 創(chuàng)新平臺(tái)之研發(fā),推動(dòng)AI 芯片水平整合產(chǎn)業(yè)合作模式,積極建立產(chǎn)業(yè)生態(tài)系,掌握AI 產(chǎn)業(yè)化商機(jī)。

完成AI 架構(gòu)之靜態(tài)分析技術(shù)開(kāi)發(fā)與優(yōu)化,并將AI 芯片系統(tǒng)模擬技術(shù)授權(quán)半導(dǎo)體大廠(chǎng);開(kāi)發(fā)AI 芯片架構(gòu)分析技術(shù),授權(quán)指紋辨識(shí)大廠(chǎng);建立AI 推論加速器ITRI DLA(Deep Learning Accelerator)開(kāi)源硬體,提供硬體參考設(shè)計(jì)與工具給IC 設(shè)計(jì)業(yè)者。

創(chuàng)建開(kāi)源AI 軟體編譯設(shè)計(jì)平臺(tái),授權(quán)領(lǐng)導(dǎo)廠(chǎng)商新思科技,并與之?dāng)y手設(shè)立人工智慧芯片設(shè)計(jì)實(shí)驗(yàn)室(AI Chip Design Lab),提供AI 芯片設(shè)計(jì)之基礎(chǔ)軟硬體資源,降低AI 芯片設(shè)計(jì)門(mén)檻,集結(jié)更多業(yè)者投入裝置端AI 芯片技術(shù)的開(kāi)發(fā)。

氮化鎵高功率與高頻技術(shù)

對(duì)于需要在高操作頻率以及大輸出功率應(yīng)用環(huán)境下,半導(dǎo)體元件必須兼具高崩潰電壓(Breakdown voltage)與高飽和載子移動(dòng)速率(Saturation Carrier Velocity)等特性。由于元件崩潰現(xiàn)象的產(chǎn)生的原因?yàn)檩d子受電場(chǎng)加速到足以觸發(fā)能隙間轟擊電離(Band-To-Band Impact Ionization)效應(yīng)所致,因此寬能隙半導(dǎo)體材料先天就具有達(dá)到高崩潰電壓元件的優(yōu)勢(shì)。

以氮化鎵材料作為基底的元件非常適合在高頻、高功率、抗輻射及高溫環(huán)境下的應(yīng)用。其實(shí)際應(yīng)用包括供5G通訊基地臺(tái)的高功率輸出放大器、軍用雷達(dá),充電電池,和車(chē)用能源管理系統(tǒng)等。

工研院致力于發(fā)展GaN基底的高電子遷移率電晶體之核心磊晶技術(shù),如:新型基板與緩沖層的開(kāi)發(fā);磊晶層的應(yīng)力與翹曲管理;常關(guān)型超薄的閘極成長(zhǎng)設(shè)計(jì)。

臺(tái)工研院電子與光電系統(tǒng)研究所所長(zhǎng)吳志毅表示,工研院已開(kāi)發(fā)應(yīng)用于高頻通訊的氮化鎵半導(dǎo)體技術(shù),并與相關(guān)學(xué)術(shù)機(jī)構(gòu)進(jìn)行磊晶技術(shù)研究、開(kāi)發(fā)操作頻率達(dá)320 GHz的高頻元件與100 GHz的功率放大器模塊等前瞻技術(shù),希望加速臺(tái)灣地區(qū)下世代超高頻通訊關(guān)鍵技術(shù)自主化。

3D IC設(shè)計(jì)技術(shù)

工研院領(lǐng)先國(guó)內(nèi)投入3D IC研發(fā),包括訂定三維芯片設(shè)計(jì)平臺(tái)的規(guī)格、研發(fā)測(cè)試介面與測(cè)試整合架構(gòu)、靜電放電防護(hù)設(shè)計(jì)、熱分析等設(shè)計(jì)流程及三維芯片下線(xiàn)驗(yàn)證,作為發(fā)展3D IC設(shè)計(jì)與制程技術(shù)之重要載具。工研院所開(kāi)發(fā)邏輯與記憶體堆疊的三維芯片,也是全國(guó)第一個(gè)12吋晶圓90nm的3D IC。

從2011年12月,工研院與Intel共同合作研發(fā),適用于3D IC的超快速可堆疊DRAM架構(gòu)技術(shù),可應(yīng)用在行動(dòng)手持裝置、百萬(wàn)兆級(jí)與超大云端資料中心。從記憶體與處理器堆疊的角度切入,研發(fā)異質(zhì)整合的設(shè)計(jì)技術(shù),包括發(fā)展自主的ThermalMeter整合熱分析系統(tǒng),強(qiáng)化3D IC的熱分析并細(xì)致化其分析結(jié)果,補(bǔ)足EDA廠(chǎng)商的軟件不足;發(fā)展DRAM時(shí)序與電流評(píng)估工具(DArT)提供多組channel擺置結(jié)構(gòu)供選擇,以及探索最佳化DRAM Array架構(gòu)之高階建模技術(shù)。

(關(guān)鍵字：半導(dǎo)體)